洞察
“传统上，IC（集成电路）制造过程有着复杂的工艺步骤，包括光刻、蚀刻、掺杂等众多环节。如果一项研究能够实现与 IC 制程的无缝衔接，意味着它可以避免在不同工艺之间进行繁琐的转换和适配。例如，在一些新型材料或新工艺的引入过程中，如果能够无缝衔接，就不需要对现有的 IC 生产线进行大规模的改造，从而节省了大量的人力、物力和时间成本。”
随着集成电路制程持续微缩至物理极限，其加工成本飙升。以2 nm节点为例，单片晶圆加工成本已突破30 000美元，高昂的成本迫使先进制程的利润空间大幅压缩。在集成电路制造流程中，光刻图案化环节占据了总成本的显著比重（60%），因此开发兼具高精度与低成本的新一代图案化技术成为IC产业的迫切需求。尽管自组装、纳米压印等替代方案因其各自优势而受到业界青睐，并已获得数十亿美元研发投入，但由于种种技术瓶颈，至今仍未能全面实现产业化替代。
近日，上海科技大学冯继成课题组（AIL）成功开发出一种新型图案化加工方案，可与IC制程无缝衔接。相关研究成果以题为“Faraday lithography”发表于国际学术期刊Nano Letters，并获选为补充封面。
论文链接：
https://doi.org/10.1021/acs.nanolett.5c00563
Faraday Lithography的加工图案超越了深紫外光刻（DUVL）的精度。作者使用自研的法拉第3D打印技术（Faraday 3D printing，http://www.jcfenglab.com/），利用其电场本征的聚焦能力，将原图案特征尺寸缩小至少十倍，然后将所打印的金属纳米结构作为硬掩膜进一步刻蚀，获得了基于硅片和石英基底的高质量图案（图1）。因该技术首先通过法拉第3D打印进行纳米结构的硬掩模制造，然后通过刻蚀基底材料获得图案，故延续了法拉第3D打印的命名方式，将该加工方式命名为Faraday lithography（FL，法拉第转印）。
图1. FL工艺流程以及所制备的图案。
通过FL制备的50纳米线宽图案，其边缘粗糙度（LER）仅为亚纳米级（图2）。
图2. FL图案的质量表征。
研究还证实了FL在处理复杂图案方面的卓越能力。FL也展示出不受基底限制的加工能力（图3）。举例来说，由于光刻采用光来写图案，所以基底透明度对于其参数选择有重要影响。对于FL，虽然首先通过预设的电场拓扑构型进行打印纳米结构，但基底的导电性与否以及透明与否并不影响获得高质量的图案。
图3. FL对于不同图案以及基底的适配度。
除二维图案外，FL还展现出独特的三维图案化加工能力（图4）。这源于法拉第3D打印对于纳米级精度结构的高度空间自由。所打印的复杂的三维纳米结构定义了金属腐蚀液可以通过的路径，从而制备出传统光刻技术几乎无法实现的纳米级三维孔洞结构。除IC制程之外，此类结构在超构材料、微流控、光子晶体等领域未来可期。
图4. 通过FL加工三维图案。
冯继成课题组自研的FL设备不仅在制造成本有显著优势，其运行功耗甚至低于满载状态下的RTX 5090显卡。这不仅为FL在IC产线中的部署奠定了坚实基础，也为构建下一代绿色半导体工厂（Green Fab）的低碳工艺流程提供了切实可行的解决方案。
未来，冯继成团队将持续深耕新型微纳加工方式的产业化落地，致力于攻克制约我国集成电路产业发展的”卡脖子”技术难题，为提升我国在高端芯片制造领域的自主创新能力注入新动能。并积极加固专利护城河的建设。
上海科技大学物质学院2024级博士研究生殷钰祥为本文第一作者，通讯作者为冯继成教授。本工作由上海科技大学与联合微电子中心合作完成，上海科技大学为第一完成单位。
来源
材料科学与工程 l
上科大冯继成课题组《Nano Letters》：开发纳米图案化新策略！
l 谷专栏 l
欢迎高校及科研机构、企业科学家加入谷专栏，与业界分享对推动增材制造发展起关键作用的共性基础科研与应用成果，欢迎扫描下方图片二维码提交您的信息。
白皮书下载 l 加入
QQ群：106477771
网站投稿 l 发送至2509957133@qq.com
欢迎转载 l 转载请注明来源
